沉积
发挥重要作用的核心工艺之一是成膜。在晶片的表面上形成用作元件和布线的材料的诸如绝缘膜和金属膜的薄膜。需要能够均匀沉积1至10纳米尺度的极薄薄膜的技术，以及能够沉积难以刮擦的薄膜的技术。我们提供各种沉积设备，包括氧化/退火（氧化/热处理）、CVD（化学气相沉积）、ASFD（交替尖端流沉积）、ALD（原子层沉积）和 PVD（溅射）。
产品
taptap点点 产品
尖端半导体电路的最小线宽为几十个原子的水平。
随着半导体变得更小、更多样化、更复杂，技术创新的关键是重复的图案化过程。
Tokyo Electron 是一家拥有连续四次图案化工艺设备的公司。
光刻
光刻是转移微小电路图案的核心工艺。均匀涂抹光刻胶，并使用曝光机将电路图案转移到光掩模上。然后用显影剂选择性地溶解并去除光致抗蚀剂以形成电路图案。在光刻技术中，光刻胶涂覆、曝光和显影的过程通常是在线（一系列设备）进行的，并且需要高可靠性和可控性。除了拥有 90% 的市场份额外，TEL 在高 NA EUV 曝光的镀膜和显影设备方面还拥有几乎 100% 的市场份额。
光刻其他产品
蚀刻
成膜后，蚀刻是沿着光刻形成的精细电路图案切割薄膜的关键过程。由于小型化和 EUV 光刻技术的进步，需要不同的方向和高选择性来适应半导体器件结构的变化，因此对刻蚀设备的期望越来越高。 TEL的干法蚀刻市场份额位居全球第二。我们的专长是尖端的关键工艺，我们的技术差异化给我们带来了强大的优势。
蚀刻其他产品
洗涤
清洁是每个工艺步骤之间始终需要的关键步骤之一。通过清除电路中的异物来防止出现缺陷。除了清洁之外，干燥技术也非常重要。 TEL清洁设备占有率位居行业第二。我们专注于尖端半导体重要关键工艺的技术差异化，这是我们的专长，并且正在开发不仅考虑工艺性能而且还考虑生产率的清洁技术。
清洁及其他产品
测试
随着半导体性能的提高，半导体制造过程中的测试（检查）变得越来越重要。主要是在电路形成的前处理过程中，负责测试每道工序是否进行无问题，保证晶圆上每个芯片的质量。 TEL提供可靠的解决方案来满足多样化的技术要求。
测试其他产品
粘合/去除
为了进一步提高半导体的性能，器件的三维堆叠的引入正在扩大，晶圆键合作为实现三维堆叠的制造技术被广泛使用。 TEL 提供的设备汇集了其 60 年历史中积累的丰富产品技术以及减少环境影响的创新生态解决方案。
