taptap点点 开发出内存通道孔蚀刻技术,可实现深度10微米、超过400层的3D NAND闪存的超高速和全球变暖潜力降低84%
东京威力科龙(东京都港区电话:Toshiki Kawai)等离子刻蚀设备的开发和制造基地东京威力科龙宫城的开发团队开发了一种新的刻蚀技术,用于在 3D NAND 的 400 层以上的堆叠结构中形成存储通道孔,且该结构的堆叠数量不断增加。我们开发了一种新工艺,可以在极低的温度范围内显着提高绝缘膜的蚀刻速度,该工艺尚未在绝缘膜蚀刻中实际应用,并开发了可以应对这一情况的装置。这项新技术不仅可以在 33 分钟的短时间内实现 10 µm 的高深宽比*蚀刻深度,而且是一项突破性技术,与传统方法相比,可将全球变暖潜力降低 84%。如图1所示,已经实现了极其优异的形状。该技术将有助于大容量3D NAND闪存的进一步技术创新。
图1孔图案的横截面SEM照片和孔底的FIB切割照片
图 2 3D NAND 闪存
我们的开发团队将于2023年6月11日至16日在京都举行的2023年超大规模集成电路技术与电路研讨会上报告该技术的研究成果,这是半导体研究领域最重要的国际会议之一。请期待我们的技术公告,这将为半导体技术创新和全球环境保护做出贡献。
我公司将继续追求最好的产品和最好的技术服务,继续为半导体技术创新做出贡献。今年我们庆祝成立60周年,我们将这一里程碑定位为“新的转折点”,并将继续接受进一步的挑战和发展,为充满梦想的社会的发展做出贡献。
*纵横比:晶圆上形成的图案的深度与宽度之比
论文信息
内存通道孔蚀刻技术,可实现深度10微米、超过400层的3D NAND闪存的超高速和降低84%的全球变暖潜力
Y。木原、M Tomura、W Sakamoto、M Honda 和 M Kojima,
东京电子宫城有限公司
会议、演示日期和时间:
技术专场 3,NAND Flash [Shunju II]
6月13日(星期二)14:00-15:40
点击此处了解详细的活动信息:2023超大规模集成电路技术与电路研讨会
包括图1中的照片在内的已发表论文的版权属于日本应用物理学会。如需使用,请联系2023年超大规模集成电路技术与电路研讨会秘书处。
VLSI 秘书处
日本和亚洲
vlsisymp@jtbcomcojp